SEMI M21 - カーテシアン（デカルト）アレイにおける方形エレメントへの割当アドレスのガイド -

Abstract

本ガイドは，global Silicon Wafer Committeeで技術的に承認されている。現版は，2010年8月27日 ，global Audits & Reviews Subcommitteeにて発行が承認された。2010年10月にwww.semi.orgで入手可能となる。初版は1992年発行，前版は2004年3月発行。

 

シリコンウェーハ表面上のアレイにおいて，エレメントのラベル付けに標準化された方法があることはしばしば非常に有用である。

 

本ガイドは，カーテシアンアレイにおいて，方形エレメントを配置し，かつ唯一の識別をするためのエレメント・アドレッシング方式を規定している。

 

そのようなアレイは，パターンの描かれていない半導体ウェーハ上の，サイトフラットネス特性，欠陥マッピング，変数分布の決定，その他のサイトの位置づけをするのに有用である。

　

Referenced SEMI Standards

SEMI M1 — Specifications for Polished Single Crystal Silicon Wafers
SEMI M17 — Guide for a Universal Wafer Grid
SEMI M20 — Practice for Establishing a Wafer Coordinate System
SEMI M59 — Terminology of Silicon Technology

Refund Policy: Due to the nature of our products, SEMI has a no refund/no exchange policy. Please make sure that you have reviewed your order prior to finalizing your purchase. All sales are final.